UCIe 2.0: Avanço do ecossistema aberto de chiplets com empacotamento 3D e capacidade de gerenciamento

O Universal Chiplet Interconnect Express (UCIe) Consórcio anunciou o lançamento da especificação UCIe 2.0que promove o avanço do ecossistema aberto de chiplets.

A especificação mais recente apresenta vários aprimoramentos importantes. Primeiro, adiciona suporte a uma arquitetura de sistema padronizada para gerenciabilidade, testabilidade e depuração (DFx) em vários chipsets durante o ciclo de vida do sistema em pacote (SiP). Isso inclui uma UCIe DFx Architecture (UDA) opcional que integra uma estrutura de gerenciamento independente do fornecedor em cada chiplet para funções de teste, telemetria e depuração.

Além disso, a UCIe 2.0 oferece suporte ao empacotamento 3D com ligação híbrida. O novo padrão UCIe-3D é compatível com passos de bump que variam de 1 mícron a 25 mícron, permitindo maior densidade de largura de banda e maior eficiência energética em comparação com as arquiteturas 2D e 2,5D.

"O Consórcio UCIe está apoiando uma gama diversificada de chipsets para atender às necessidades da indústria de semicondutores em rápida mudança", disse Cheolmin Park, presidente e vice-presidente corporativo da Samsung Electronics.

A especificação UCIe 2.0 baseia-se nas iterações anteriores, desenvolvendo uma pilha de soluções abrangente e incentivando a interoperabilidade entre as soluções de chipset.

A especificação também inclui designs de pacotes otimizados para facilitar a interoperabilidade e os testes de conformidade, permitindo que os fornecedores validem os recursos suportados de seus dispositivos baseados em UCIe em relação a uma implementação de referência conhecida.

A especificação UCIe 2.0 permanece totalmente compatível com as versões anteriores da UCIe 1.1 e 1.0, garantindo uma transição tranquila para os projetos existentes baseados em chipsets.