Entrevista | "Robert Hallock, da Intel, sobre a estratégia da Lunar Lake e como ela está bem posicionada para desafiar a narrativa de eficiência da ARM

NBC: Diz-se que o Lunar Lake (LNL) oferece 100 TOPS de desempenho total de IA. Qual será a meta de potência a ser atingida em relação ao Meteor Lake?

RH: Os processadores Lunar Lake para laptops aumentarão significativamente os recursos de processamento de IA com até 120 TOPS de CPU, GPU e NPU (combinados). Isso representa um aumento de três vezes em comparação com nosso(s) produto(s) Meteor Lake atual(is). Supondo que o senhor esteja perguntando sobre TDPs de produtos, especificações como essa serão compartilhadas mais perto do lançamento.

No entanto, divulgamos que o consumo de energia do pacote Lunar Lake é geralmente reduzido em 40% em comparação com o Meteor Lake, portanto, o senhor pode presumir com segurança que os aumentos de desempenho do Lunar Lake não ocorrem à custa de um TDP elevado. O desempenho/watt é substancialmente melhor para notebooks.

NBC: Além dos E-cores Skymont, o Lunar Lake também tem E-cores autônomos em uma ilha de baixo consumo de energia (LP), como foi o caso do Meteor Lake? Em caso afirmativo, estamos diante de uma configuração 4+4+2?

RH: Na geração de produtos Meteor Lake, nossa configuração completa era: 2C2T LP E-cores, 8C8T E-cores e 6C12T P-cores (total de 16C22T). Em geral, o complexo LP E-core foi muito bom em restringir cargas de trabalho como reprodução de vídeo e teleconferência, mas nem sempre conseguiu atingir esse objetivo porque as contagens de threads às vezes excediam o tamanho de 2C2T do complexo.

Observando o complexo 8C8T de E-cores, eles eram muito bons em termos de eficiência, mas os novos E-cores em Lunar Lake ("Skymont") oferecem 1,68 vezes mais desempenho na mesma frequência e podem ser executados com menos energia ativa.

Devido à melhoria drástica do desempenho do Skymont, decidimos unir a ideia dos E-cores e dos LP E-cores em uma só: O complexo de núcleos E 4C4T do Lunar Lake também é a ilha de baixa potência. Os núcleos Skymont nos proporcionam uma gama mais ampla de desempenho e potência, o que nos permite simplificar o design e, ao mesmo tempo, ganhar terreno em termos de eficiência energética e desempenho de computação.

Talvez nem sempre tomemos o mesmo conjunto de decisões no futuro, à medida que as tecnologias de núcleo e de processo mudam, mas isso é o que fazia sentido na geração atual, e estamos extremamente satisfeitos com a "faixa dinâmica" de desempenho e potência que o complexo Skymont pode oferecer.

NBC: Qual é a justificativa para não habilitar o hyperthreading nos núcleos P com LNL? Entendo que os núcleos P são bastante capazes desta vez, mas não faria sentido habilitar uma opção HT pelo menos no BIOS para laptops com limites de potência mais altos?

RH: Na época em que o Hyperthreading foi introduzido, ele era uma solução inteligente para aumentar o desempenho sem ter que incluir mais núcleos físicos. Mas todos na área de tecnologia sabem que um thread SMT não oferece necessariamente o mesmo desempenho que um thread "real" em um núcleo físico.

Entendemos que essa é uma conversa bastante radical, considerando que a SMT tem sido um recurso típico há quase 20 anos. Mas estamos entrando em uma era em que as tecnologias de processo e as arquiteturas de núcleo podem permitir um conjunto novo ou diferente de decisões de design.

Com o Lunar Lake, decidimos ativamente remover o Hyperthreading porque o Skymont e o Lion Cove (e seus sucessores) nos permitem obter melhor desempenho, potência e área do que a SMT pode oferecer. Em outras palavras: os "núcleos reais" estão se tornando rapidamente uma solução melhor do que os threads SMT.

Isso nem sempre será verdade para todos os produtos e todos os segmentos, mas é a melhor resposta para um produto como o Lunar Lake, que está tentando maximizar o desempenho por watt em cenários de energia muito baixa.

Essa abordagem leva a uma melhoria multidimensional significativa: ao remover o SMT, os novos núcleos P oferecem 15% a mais de desempenho por watt, 10% a mais de desempenho por área de matriz e 30% a mais de desempenho por potência/área.

NBC: Os valores PL1/PL2 e as configurações de TDP do LNL serão semelhantes aos que vemos hoje com o Meteor Lake (MTL) ou podemos esperar que sejam mais altos?

RH: Ainda não revelamos esses detalhes, mas faremos isso no lançamento. Fique ligado!

NBC: Podemos esperar que o Thunderbolt 5 e o Wi-Fi 7 se tornem comuns nos notebooks LNL?

RH: Imagino que o senhor verá alguns designs de sistema que adotam um controlador Thunderbolt 5 independente, mas o Lunar Lake inclui Thunderbolt 4 integrado e essa será a solução mais comum. Os sistemas Lunar Lake exigem um mínimo de duas portas Thunderbolt 4, uma em cada lado do chassi, e o silício suporta até três portas no total.

O Wi-Fi 7 também está integrado ao SoC Lunar Lake, oferecendo avanços significativos em relação ao Wi-Fi 6E. Os canais maiores e as técnicas avançadas de modulação do Wi-Fi 7 permitem velocidades máximas teóricas de até 5,9 Gbps e maior confiabilidade com latência ultrabaixa. A integração do MAC digital, da lógica e da memória no SoC resulta em um design menor e mais eficiente.

NBC: Haverá alguma mudança nas especificações do Intel Evo com o LNL?

RH: A Intel fornecerá detalhes específicos sobre a nova edição do Intel Evo no lançamento.

NBC: O senhor pode explicar por que a Intel optou pelo TSMC N3B em vez de um nó interno da Intel, como o Intel 4?

RH: A Intel optou pelo TSMC N3B para o Lunar Lake como parte de sua estratégia IDM 2.0, permitindo que nossas equipes de design escolham tecnologias de processo que atendam aos objetivos de cronograma, potência e desempenho do produto. O bloco de computação usa TSMC N3B e o bloco de controlador de plataforma usa TSMC N6, ambos conectados ao bloco de base 1227.1 da Intel por meio da tecnologia Foveros da Intel.

A montagem, o teste e o empacotamento também são realizados nas instalações da Intel. Produtos diferentes podem levar a um conjunto diferente de escolhas de tecnologia de processo, mas nossa estratégia IDM 2.0 nos capacita a fazer essas escolhas em vez de depender apenas da tecnologia de processo.

NBC: De acordo com o que ouvimos até agora, o senhor não acha que o esquema de nomenclatura pode ser um pouco confuso para pessoas não técnicas, especialmente porque parece não haver mais rótulos H, HX ou U?

RH: Embora ainda não tenhamos divulgado os números dos modelos do produto Lunar Lake, nossa orientação e intenção são simples. Forneceremos detalhes sobre isso antes da disponibilidade do produto.

NBC: Com base na pergunta acima, podemos ver SKUs H, HX ou U no futuro ou será tudo V?

RH: Forneceremos detalhes sobre a tabela de SKUs no lançamento.

NBC: O Panther Lake oferecerá suporte para fornecimento de energia no backside ou ainda é muito cedo para falar sobre isso?

RH: É muito cedo para falar sobre isso.

NBC: Por fim, o que a Intel pensa sobre a nova onda de laptops ARM e há algum plano ARM da própria Intel que o senhor possa discutir no momento?

RH: Acreditamos firmemente que as conversas em andamento sobre a potência ARM vs. x86 baseiam-se em uma premissa falsa, pois não é a arquitetura do conjunto de instruções (ISA) que dita a potência em geral.

Nosso ponto de vista é físico: os transistores custam energia. Um projeto de CPU que aumenta o número de núcleos, aumenta o tamanho da NPU, aumenta o tamanho dos gráficos ou aumenta a complexidade da malha não é gratuito. Essas decisões aumentam intrinsecamente o consumo de energia do pacote e os TDPs para o nível do que os consumidores veem historicamente nos processadores Windows/Linux convencionais.

Em outras palavras: implementar os recursos e o desempenho que o mercado espera tem um "custo típico", independentemente do ISA x86 ou ARM. Portanto, se adicionar complexidade custa energia em qualquer ISA, então se torna uma batalha entre qual conjunto de escolhas de design produz o melhor desempenho/potência/área (PPA) para atender às expectativas do consumidor.

Acreditamos que o Lunar Lake tem o conjunto certo de decisões de design para vencer:

- A arquitetura Skymont E-core aumenta o IPC em 68%, o que nos permite melhorar o PPA mesclando LP E-cores e E-cores em um único complexo.
- A arquitetura Lion Cove P-core tem um IPC de +15 a +20%. Ela também foi replanejada e reparticionada para ser mais dimensionável e mais precisa na seleção de voltagem/clock.
- O Thread Director mais uma vez foi aprimorado com zonas de contenção, o que nos permite gerenciar com elegância os casos de energia parasita em uma posição de baixa energia.
- Adicionamos um cache de 8 MB no lado da memória, o que pode evitar a necessidade de acessar a memória principal no pacote. Isso reduz o consumo de energia do SoC regularmente.
- Transferimos a memória para o pacote, o que reduz o custo de energia PHY da DRAM em cerca de 40%.
- O desempenho gráfico/W melhorou em 1,5X.
- O desempenho da NPU melhorou em >2X com a mesma potência e em ~4X no geral.
- Criamos uma malha de baixo consumo de energia totalmente nova para integrar o bloco de computação.
- Reformulamos nossa estratégia arquitetônica nesse produto para eliminar as ineficiências do SMT, o que também nos permitiu melhorar o PPA

Por causa de escolhas como essas, acreditamos que o Lunar Lake pode obter uma potência de pacote menor do que os designs da ARM , ceteris paribus. Estamos entusiasmados em mostrar como o x86 pode ser de baixo consumo de energia em uma época em que os designs ARM-on-Windows estão indo na direção oposta.

Próprio