AMD Zen 5 Ryzen 8000 Strix Point APUs para o sport hybrid, big.LITTLE-esque arquitectura CPU, será fabricado no processo TSMC 3 nm
Nós temos anteriormente relatado sobre patentes AMD relativas a uma arquitetura de CPU híbrida semelhante à futura família Alder Lake da Intel e aos grandes clusters de processadores ARM. Agora, estamos conhecendo que esta abordagem híbrida pode em breve ser uma realidade com a Zen 5 Ryzen 8000, cujo lançamento está previsto para 2024.
De acordo com um relatório do Moepc compartilhado por @Avery78 no Twitter, o AMD Zen 5 aparentemente com o nome de código Strix Point terá uma arquitetura grande e simples com oito grandes núcleos Zen 5 feitos no processo de 3 nm da TSMC e quatro núcleos pequenos dos quais os detalhes ainda não estão disponíveis
Sabemos que a AMD incluirá iGPUs até mesmo para os principais processadores da Ryzen 7000 Raphael em diante. Na verdade, Raphael é esperado para o esporte de um Navi 21 iGPU. Moepc afirma que a AMD já fixou o objetivo de desempenho do iGPU para o Zen 5 Strix Point, mas a publicação não divulgou nenhum outro detalhe além de afirmar que o subsistema de memória irá esportar "mudanças maiores".
As informações acima devem ser tomadas com uma dose saudável de ceticismo, considerando que ainda estamos a alguns anos do lançamento do Zen 5. Também não sabemos qual é a hibridação exata que a AMD está analisando aqui e se tanto os núcleos grandes quanto pequenos são Zen 5 ou serão uma mistura de Zen 4 e Zen 5 para melhor utilização
Pelo que sabemos através dos diagramas de patentes disponíveis, tanto os grandes como os pequenos núcleos de CPU poderiam ter seus próprios caches L1 independentes, mas ainda não temos certeza de como eles fariam a interface com os níveis de cache subseqüentes. Um dos três métodos prováveis descritos na patente sugere a escrita de sombras do estado da linha do pequeno cluster L1 para o grande cluster L1, de modo que os núcleos maiores possam imediatamente começar a executar linhas passadas dos menores.
O Moepc informa que a TSMC está atualmente dentro do cronograma para testes de 3 nm em 2021, a serem seguidos pela fabricação em alto volume no H2 2022. Apple é dito ser outro grande cliente para o nó de 3 nm da TSMC, além da AMD. É muito cedo para especular o tipo de desempenho e ganhos de eficiência que podem ser esperados, mas a TSMC teve anteriormente indicado que o nó de 3 nm permite até 25 a 30% de redução no consumo de energia, 10 a 15% de aumento no desempenho e 1,7x de aumento na densidade do transistor em comparação com o processo de 5 nm.
Fonte(s)
